IBM和其他芯片制造商希望能设计出比CMOS更节能的处理器
许多芯片制造商和欧洲研究机构已经联合起来研究如何重新设计微处理器，以使它们在使用时消耗更少的能源，在待机状态下泄漏更少的能源。
这项名为“陡峭”的研究项目的目标是，在芯片处于待机模式时，几乎完全减少处理器的耗电量，并在使用时将耗电量降低10倍。
瑞士洛桑联邦理工大学(EPFL)负责协调该项目，IBM的苏黎世研究实验室、英飞龙技术公司和全球铸造厂以及6个欧洲研究机构都在贡献专业知识。(根据公告，Global Foundries的参与仍未确定。)欧盟的欧洲委员会第七框架计划提供资金。
EPFL项目协调员Adrian Lonescu说:“我们的目标是分享这项研究，使制造商能够制造电子领域的圣杯，一种在睡眠模式下利用可忽略能源的电脑，我们称之为零瓦PC。”这种设计也可以应用于便携式电子设备处理器，有可能延长电池寿命。
这个为期三年的项目将探索标准CMOS(互补金属-氧化物-半导体)设计的替代方案，这种设计如今几乎用于制造所有商用计算机芯片。新方法将使用纳米线基TFETs(隧道场效应晶体管)，作为CMOS芯片中使用的MOSFTs(金属氧化物半导体场效应晶体管)的替代品。
研究人员认为，精心设计的TFETs可以降低芯片的整体电力需求，并且在待机模式下几乎消除电力消耗。
在待机模式下，不必要的电力消耗是欧盟特别关注的问题。即使处理器处于待机模式，它们仍然会消耗少量的纸张，就像一个漏水的水龙头，即使紧紧关闭，也可能会滴下少量的水。欧盟估计，待机状态的设备已经占到家庭和办公室所有能源消耗的10%左右。
研究人员希望，新的设计将允许更紧密地关闭晶体管栅极，从而减少电力泄漏，同时需要更低的电压来打开和关闭栅极。具体来说，研究人员希望将芯片的工作电压降低到0.5伏特，或者比现在的处理器低一个数量级。
TFETs将由硅和硅锗材料制成，并将利用量子力学带对带隧穿技术来实现更高效的开关能力。只有几个纳米直径的半导体纳米线将控制晶体管通道。