摩尔定律,说在一个集成电路的晶体管数量每两年将翻一番,长期有一个很好的,但最终可能附近——很近——可能只有五年。到2021年,即使芯片制造商可能进一步萎缩,增加更多的晶体管,制造的高成本将使其经济不切实际。
这不是唯一的问题,根据的最后一期2.0国际半导体技术发展路线图(pdf)。由2020年到2025年,这将是“几乎不可能”,以减少设备尺寸。一个解决方案是堆栈晶体管时,它不能这么热消耗。
这并不意味着摩尔定律已经离死不远了,只是这一历史传统的晶体管尺寸减少一半每两年将走到尽头。
内存设备制造商被称为“真正的摩尔定律,司机”,他们将继续在未来真正的司机。3 d能力扩展,它允许密度继续增加没有晶体管的大小减少,已经成为NAND闪存解决方案。
报告指出:
的结合3 d设备架构和低功率设备将开启(三)扩展的时代,简而言之是“3 d缩放。“增加单位面积上的晶体管的数量最终会通过叠加多层晶体管。
报告比较了垂直维度的解释,闪存晶体管密度的方法使用密集的城市摩天大楼来处理空间的局限性。填鸭式的垂直趋势记忆彼此在一个电路的晶体管上是预测行业未来十年的趋势。该方法可以加快晶体管密度的水平超越摩尔定律传统的趋势。”
此外,作者列出例子表明到2020年,一些新的设备可以“一起工作或比CMOS在某些特定的应用程序。”
佳美的部分报告的异构集成和异构组件,使用多个不同的应用程序,但每个应用程序都有不同的设备性能要求。移动设备市场推组件制造商生产更小的组件,提供更多的性能和功能,也有“互联网的一切。”
从前,许多公司开发逻辑芯片,但现在只有四个:英特尔、台积电、三星和GlobalFoundries,吞并IBM芯片制造厂。每个公司都有自己的路线图和“竞争激烈。“随着VLSI Research分析师Dan Hutcheson告诉IEEE谱”,它就像所有的乐趣和游戏开始时在足球赛季的开始,但是当你开始季后赛很粗糙。”
即使摩尔定律,这并不意味着芯片不会持续好转。这最后的报告很长,给很多的例子是什么,是什么,应当。但是记住,这只是一个路线图。IEEE接管,某种程度上,将在10月份举行首次重启计算国际会议。
汤姆•孔蒂的领头人之一IEEE重启计算项目,表示新IEEE路线图将继续跟踪“摩尔定律到底。”他补充说,“这并不是说这是摩尔定律的结束。退一步,说真正重要的此——真正重要的是计算。”