台积电与英特尔争夺成为第一家出售高达1000倍提高晶体管的密度在一个单一的半导体三维芯片。
台积电是全球最大代工芯片制造商，能让其首款3D芯片2011年年底前商用，据知情人士谁要求匿名的情况。
台积电的时间内结束2011年的时间表，英特尔已经为推出符合其3D三栅极芯片，该公司预计将成为世界上第一个商业化的3D芯片，并在芯片技术自20世纪50年代，芯片晶体管的发展的最显著进步。
与硅的若干层堆叠在一起时，一个三维芯片可以实现大约三分之一的性能增益，同时消耗50％的更少的功率。出于这个原因，3D芯片特别适合于移动设备，如平板电脑和手机，企业，英特尔至今未能建立显著存在的权力新一代。
“这绝对是对台积电新的商业机会，”尚衣蒋，高级副总裁R＆d台积电，在接受采访时说。“我们现在正在建立一个专利组合。”
3D芯片有望解决谁是目标是在更小的芯片性能提升芯片制造商的一些问题。随着晶体管密度上升时，连接它们的导线具有变得既薄且靠近在一起，从而增加阻力和过热。这些问题导致的信号延迟，从而限制了中央处理单元的时钟速度。
“3D芯片看，因为他们的密度更大的更有吸引力，”蒋说。“不过，这是比较困难的，使他们因为测试问题。如果你有5个堆叠模具和模具的一个是坏的，你必须打消这个事情。”
出于这个原因，TSMC也正在开发所谓的2D芯片与硅升压晶体管密度取代的有机聚合物基板。通信芯片制造商赛灵思收缩TSMC使用TSMC的2D芯片技术，使其的Virtex-7现场可编程门阵列（FPGA），其放于一个硅衬底3个芯片管芯。赛灵思于3月8日表示，预计与Virtex-7 485T FPGA的首批样品在八月推出。
台积电的蒋表示，该公司已经与芯片包装商和设计自动化软件提供商密切合作，以帮助市场化的3D芯片技术。
2007年4月，IBM和伦斯勒理工学院（RPI）的研究人员公布的3D芯片的第一个版本，从美国国防部高级研究计划局（DARPA）的支持。所述3D芯片组合使用称为晶片键合技术的硅的若干层。
IBM的技术使用具有层叠在顶部有源晶片的硅基材。该技术允许处理器被放置在栈存储器或在顶部层叠其他部件的底部，从而在连接器长度一千倍降低。越大晶体管密度减小的距离数据必须行进，从而导致更快的加工。
IBM使用穿硅通孔（TSV），以多个芯片部件的连接栈。TSV的允许更有效的散热通过堆冷却改善功率效率的系统。